CODE—TO NUMBER OF PULSES CONVERTER WITH STATE ACTUALIZATION
Преобразователь код—число импульсов с актуализацией состояний
45
УДК 621.374.4
Н. М. САФЬЯННИКОВ, П. Н. БОНДАРЕНКО
ПРЕОБРАЗОВАТЕЛЬ КОД—ЧИСЛО ИМПУЛЬСОВ С АКТУАЛИЗАЦИЕЙ СОСТОЯНИЙ
Рассматривается оригинальный преобразователь код—число импульсов, структура которого строится поразрядно без увеличения числа входов элементов от разряда к разряду, что позволяет увеличить быстродействие и улучшить топологические характеристики устройства, особенно при большой разрядности.
Ключевые слова: частота, актуализация, код, число, импульс, преобразователь, быстродействие, разрядность, разрядно-модульный макроэлемент.
При создании технических систем широко распространенной задачей является преобразо-
вание кода в частоту или кода в число импульсов. Например, в системах автоматического
управления используется управляемый делитель частоты, который преобразует цифровой код в
частотную последовательность для регулирования вращения двухфазного асинхронного двига-
теля [1], а в нейросетевых преобразователях импульсно-аналоговой информации — для форми-
рования синаптической связи с выходом в виде частоты [2]. Для решения указанной задачи
применяется устройство “Pulse-Rate Multiplier” [3], которое называют также делителем частоты
с переменным коэффициентом деления [4]. По своему функциональному назначению это уст-
ройство является преобразователем кода в число импульсов (ПКЧ) и входит в состав некоторых
серий элементов, например, в 155-й серии это микросхема ИЕ8. Эта схема с необходимой раз-
рядностью в настоящее время используется в качестве библиотечного элемента при проектиро-
вании устройств на программируемой логике (ПЛИС).
Средняя частота Fy импульсной последовательности на выходе ПКЧ определяется выражением
Fy
= F0
N 2n
,
(1)
n
∑где F0 — входная тактовая частота устройства, N = Ti 2i−1 — входной код устройства, i=1
Ti ={0; 1} — логическое состояние i-го разряда кода управления, n — разрядность устройства.
Классическая структура ПКЧ имеет последовательную организацию, а при использовании
микросхем применяется групповая последовательно-параллельная организация по шесть разря-
дов [5]. К недостаткам такой организации относятся:
— ограничения по быстродействию, связанные с обеспечением синхронизации по И и
схемы группового переноса по ИЛИ;
— зависимость числа входов элементов И от разрядности, что приводит к появлению
многовходовых схем И;
— нелинейное ухудшение топологических характеристик схемы при увеличении разряд-
ности, что приводит к большому количеству трасс, идущих к схемам И от младших разрядов к
старшим вдоль всей структуры, причем эти трассы пересекаются с трассами синхронизации;
— особенность структуры устройства, заключающаяся в том, что в корпус с 16 выводами
помещается лишь 6 разрядов (при использовании ПЛИС этот недостаток впрямую не проявля-
ется, однако приводит к увеличению количества внутренних связей).
Перечисленные недостатки особенно сказываются в настоящее время, когда проектирова-
ние устройств осуществляется на базе ПЛИС, и тактовая частота элементов повышается.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
46 Н. М. Сафьянников, П. Н. Бондаренко
Существуют различные решения, направленные на устранение этих недостатков, что нашло отражение в изобретениях по классам МПК G06F7/68 и H03K23/66, к которым относятся подобные ПКЧ. Например, недостатки классической структуры ПКЧ, связанные с большой нагрузкой на прямые выходы разрядных триггеров двоичного счетчика, растущей от разряда к разряду изза увеличивающегося числа подключаемых элементов И, а также низким быстродействием, обусловленным необходимостью групповой организации подключения элементов И при большой разрядности, устраняются в техническом решении по патенту [6].
В настоящей статье предлагается оригинальный ПКЧ [7], структура которого строится поразрядно без увеличения числа входов элементов от разряда к разряду и свободна от перечисленных выше недостатков. Сущность предложенного решения состоит в создании преобразователя код-число импульсов с актуализацией состояний и реализацией параллельного преобразования за счет использования при формировании выходного сигнала импульсной последовательности, поступающей не только со счетчика, работающего с входной тактовой частотой, но и сдвинутой на полтакта последовательности импульсов со счетчика, работающего с инверсной входной тактовой частотой. В результате формируются два состояния счета — предыдущее и текущее, и эти состояния последовательно актуализируются.
Схема ПКЧ с актуализацией состояний (рис. 1) содержит два n-разрядных двоичных счетчика 1 и 3, инвертор 2, n трехвходовых элементов И 4, элемент 5 n —ИЛИ (в дальнейшем ИЛИ). Устройство имеет входы синхронизации 6 (тактовая частота F0), разрешения счета 7 (сигнал E), установки в начальное состояние 8 (сигнал R), а также n-разрядную входную шину управления 9 (входной код N) и информационный выход ПКЧ 10 (выходная частота Fy).
6 F0 7E 8R
C E
CT2
Q Q0 Q0
0 Q1
q–0
Tn
& И1 4
R
1 Qn–2 Q1
n–2 Qn–1
–q1
Tn–1
& И2
4
1 n–1
Qn–2
&
1 2
–qn–2 T2 Иn–1 4
1
10 Fy
C CT2 q E0
R1
Qn–1 q–0 q–n–1 –q1
& T1 ИИnп–2
4
5
n–2 q–n–2 3 n–1 q–n–1
9N
Шина управления
n
Рис. 1
Временные диаграммы работы ПКЧ представлены на рис. 2. Счетчики устанавливаются
в нулевое состояние сигналом R. При этом инверсные выходы q0 , q1 , …, qn−1 счетчика 3 ус-
танавливаются в единицу. На вход 6 подается сигнал E. После завершения сигналов на
входах 7 и 8 устройства поступление на вход 6 первого импульса длительностью τ тактовой
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
Преобразователь код-число импульсов с актуализацией состояний
47
частоты F0 обеспечивает формирование единичного сигнала на выходе Q0 счетчика 1; см. рис. 2, диаграмма (дг.) Q0.
F0 E R Q0 Q1 Qq–02 q–1 q–2
N =111
T1 T2
T3 И1 И2 И3
Fy N =011
T1
T2 T3
И1
И2
И3
Fy
Рис. 2
В результате на входах первого элемента И формируется комбинация {111}, если старший разряд Tn кода N с шины 9 соответствует логической единице (дг. Т3 при N=111). При этом на выходе И формируется единичный сигнал (дг. 41 при N=111), который поступает на выход 10 через элемент ИЛИ. Если же старший разряд Tn соответствует нулю, то на выходе И и на первом входе элемента ИЛИ останется уровень сигнала „0“ (дг. 41 при N=011). На всех остальных входах элемента ИЛИ сигнал, равный нулю, обеспечивается нулевыми значениями сигналов с выходов Q1, …, Qn–1, поступающих на остальные элементы И. В результате на выходе 10 по-прежнему останется нулевое значение сигнала (дг. Fy при N=011).
Окончание первого импульса частоты F0 обеспечивает формирование сигнала „0“ на выходе q0 счетчика 3 и на третьем входе первого элемента И. Следовательно, на выходе это-
го элемента будет сформирован нулевой сигнал (дг. И1 при N=111). Таким образом, на всех входах элемента ИЛИ, а значит, и на выходе 10 также будет сигнал „0“. В результате на выходе 10 формируется импульс длительностью τ . Для ситуации, при которой старший разряд Tn соответствует нулю, на выходе 10 останется нулевое значение сигнала.
Поступление на вход 6 второго импульса обеспечивает переход в нулевое состояние выхода Q0 и формирование единичного сигнала на выходе Q1 счетчика 1 (дг. Q0 и Q1). В результате на входах второго элемента И будет комбинация {111}, если предпоследний разряд Tn–1 кода N с шины 9 соответствует единице (дг. Т3 при N=111). При этом на выходе элемента И формируется сигнал „1“ (дг. И2 при N=111), который поступает на выход 10 устройства
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
48 Н. М. Сафьянников, П. Н. Бондаренко
через элемент ИЛИ. Если же предпоследний разряд Tn–1 равен нулю, то на выходе элемента И, а также на втором входе элемента ИЛИ значение сигнала будет равно нулю. В результате ситуация будет соответствовать ранее рассмотренной для нулевого значения в старшем разряде шины 9, и на выходе 10 останется значение сигнала, равное нулю.
Окончание второго импульса частоты F0 обеспечивает формирование сигнала „0“ на выходе q1 счетчика 3 и на третьем входе второго элемента И. Следовательно, на выходе этого эле-
мента будет сформирован сигнал „0“ (дг. И2 при N=111). Таким образом, на всех входах элемента ИЛИ вновь будет сигнал „0“, а значит, на выходе 10 также будет сигнал „0“. В результате, на выходе 10 формируется второй импульс длительностью τ . Для ситуации, при которой предпоследний разряд Tn–1 соответствует нулю, на выходе 10 останется нулевое значение сигнала, как и при формировании первого импульса при нулевом управляющем разряде.
Процессы, связанные с прохождением последующих импульсов до восьмого, происходят аналогично, и на выходе элемента ИЛИ будут соответствующим образом формироваться импульсы (см. рис. 2).
Поступление на вход 6 восьмого импульса частоты F0 изменит на нулевые значения сигналов на выходах Q0, Q1, Q2. В результате сигнал „0“ будет присутствовать на первых входах всех элементов И, а значит, и на выходе элемента ИЛИ.
Процессы, связанные с прохождением девятого импульса, будут соответствовать процессам прохождения первого импульса. Далее работа устройства циклически повторяется, причем цикл определяется разрядностью.
В основу работы ПКЧ с актуализацией состояний положен принцип одновременного формирования двух отличающихся на полтакта состояний счетчиков с выделением за эти полтакта разряда, в котором происходит переход состояния из нуля в единицу, и разрешением прохождения полученного сигнала на выход при наличии единицы на соответствующем разряде шины, управляющей в обратном порядке, благодаря чему реализуется быстрое формирование выходного сигнала.
Логическое выражение для последовательности импульсов на выходе 10 имеет вид
Fy = L1 ∨ L2 ∨...∨ Ln ,
где Li = Qi−1qi−1Tn−i+1 , i =1, n — номер разряда шины управления.
Очевидно, что для любого i равенство Qi qi =1 достигается при Qi =1 и qi =1. Такая си-
туация возникает для каждого единичного состояния выхода Qi в течение времени длительности импульса τ . Это связано с тем, что момент перехода состояния выхода qi из единицы в
нуль сдвинут на время τ относительно момента перехода выхода Qi из нуля в единицу, и обес-
печено тактированием счетчика 3 сигналом с выхода инвертора 2, т.е. сигналом F 0 .
Таким образом, на выходе любого элемента Иi будет формироваться импульсная последовательность с частотой
Fi
=
F0 2i
Tn−i+1 .
(2)
Импульсы в этих последовательностях разнесены по времени, поэтому на выходе элемен-
та ИЛИ 5 происходит формирование суммарной частоты, т.е. среднее значение выходной час-
тоты устройства определяется выражением
Fy = F1 + F2 +...+ Fi +...+ Fn−1 + Fn
или
Fy
=
F0 21
Tn
+
F0 22
Tn−1 +...+
F0 2i−1
Ti
+...
F0 2n−1
T2
+
F0 2n
T1
;
вынося за скобки F0 и 2−n , имеем
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
Преобразователь код-число импульсов с актуализацией состояний
49
Fy = F0 2−n (Tn 2n−1 +Tn−1 2n−2 +...+Ti 2i−1 +...+T2 21 +T1 20 ) ,
здесь выражение в скобках представляет собой развернутую запись двоичного кода N.
Таким образом, среднее значение выходной частоты импульсной последовательности
примет вид
Fy
= F0
N 2n
,
что соответствует выражению (1) для ПКЧ.
При этом быстродействие предлагаемого ПКЧ при большой разрядности (n>9) выше, чем
быстродействие ранее рассмотренного аналогичного устройства [6]. Это объясняется тем, что в
этом устройстве задержка λ A при изменении значения частоты непосредственно связана с разрядностью n ввиду последовательной обработки сигналов, а в рассматриваемом ПКЧ задержка
имеет фиксированную величину λ . Эти задержки определяются выражениями
λ = λст +λст +λИ +λИЛИ ,
λ A = λст + nλИ +λИ ⎯ НЕ ,
где λст , λИ , λИЛИ , λИ⎯ НЕ — время срабатывания счетчика, элементов И, ИЛИ, И—НЕ соответственно.
Время срабатывания этих элементов λ j в первом приближении можно считать одинако-
вым: λИ = λИЛИ = λИ ⎯ НЕ = λ j , а время срабатывания счетчика обычно не превышает 6...8λ j .
Следовательно, для рассматриваемого ПКЧ λ =8λ j +8λ j +λ j +λ j =18λ , а для устройства [6]
λ A =8λ j +nλ j +λ j = (9+ n)λ j .
Примерное соотношение по быстродействию определяется выражением
K
=
λA λ
=
(9+n)λ j 18λ j
=
9+n 18
.
Таким образом, при п=9 быстродействие рассматриваемых устройств будет примерно
одинаковым, а с повышением разрядности быстродействие предлагаемого ПКЧ по сравнению с
устройством [6] будет линейно увеличиваться: см. график, представленный на рис. 3.
Структура предлагаемого ПКЧ решена в KK,K,%% соответствии с методом Bit-slice, при котором 3,5 увеличение разрядности осуществляется простым добавлением очередного разряда без со- 3,0
гласующих звеньев. Это существенно улучшает топологию и регулярность структур, что имеет
2,5
важное значение при проектировании уст- 2,0
ройств на кристалле, в том числе в виде ПЛИС. Например, при исполнении микросхемы ИЕ8
1,5
в том же корпусе можно поместить 8 разрядов (а не 6), что соответствует принятой байтовой системе. В предлагаемом устройстве при раз-
1,0 0,5
рядности выше 16 топология по трассировке
соединений лучше, чем в классической схеме 0 10 20 30 40 50 n
ПКЧ [5], а при разрядности выше 27 — лучше
Рис. 3
и по числу элементов на кристалле. Следует отметить также, что использование предложен-
ного ПКЧ позволяет упростить процесс проектирования устройства и повысить его помехо-
устойчивость.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
50 Н. М. Сафьянников, П. Н. Бондаренко
СПИСОК ЛИТЕРАТУРЫ
1. Вычужанин В. Устройство управления двигателем на ПЛИС [Электронный ресурс]: журн. „Компоненты и технологии“. 2004. № 2: .
2. Локтюхин В. Н., Челебаев С. В. Нейросетевые преобразователи импульсно-аналоговой информации: организация, синтез, реализация. М.: Горячая линия — Телеком, 2008. 144 с.
3. Pat. 2910237 USA. Pulse-Rate Multiplier / M. Meyer, B. Gordon. 1959.
4. Цифровые и аналоговые интегральные микросхемы: Справочник / С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под ред. С. В. Якубовского. М.: Радио и связь, 1989.
5. Гутников В. С. Интегральная электроника в измерительных устройствах. Л.: Энергоатомиздат, 1988.
6. Пат. 2015539 С1 РФ, МПК5 G06F7/68. Делитель частоты с переменным коэффициентом деления / А. М. Петух, Д. Т. Ободник, В. А. Денисюк. № 4896122/24; заявл. 25.12.1990; опубл. 30.06.1994.
7. Пат. 2273043С1 РФ, МПК7 G06F7/68, H03K23/66. Делитель частоты с переменным коэффициентом деления / Н. М. Сафьянников, П. Н. Бондаренко. № 2004131093/90; заявл. 25.10.2004; опубл. 27.03.2006.
Николай Михайлович Сафьянников Павел Николаевич Бондаренко
Сведения об авторах — канд. техн. наук, доцент; Санкт-Петербургский государственный
электротехнический университет „ЛЭТИ“, кафедра вычислительной техники; E-mail: sysan@sysan.sp.ru — Санкт-Петербургский государственный электротехнический университет „ЛЭТИ“, кафедра вычислительной техники; мл. науч. сотрудник; E-mail: pavel_bn@mail.ru
Рекомендована кафедрой вычислительной техники
Поступила в редакцию 19.01.10 г.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
45
УДК 621.374.4
Н. М. САФЬЯННИКОВ, П. Н. БОНДАРЕНКО
ПРЕОБРАЗОВАТЕЛЬ КОД—ЧИСЛО ИМПУЛЬСОВ С АКТУАЛИЗАЦИЕЙ СОСТОЯНИЙ
Рассматривается оригинальный преобразователь код—число импульсов, структура которого строится поразрядно без увеличения числа входов элементов от разряда к разряду, что позволяет увеличить быстродействие и улучшить топологические характеристики устройства, особенно при большой разрядности.
Ключевые слова: частота, актуализация, код, число, импульс, преобразователь, быстродействие, разрядность, разрядно-модульный макроэлемент.
При создании технических систем широко распространенной задачей является преобразо-
вание кода в частоту или кода в число импульсов. Например, в системах автоматического
управления используется управляемый делитель частоты, который преобразует цифровой код в
частотную последовательность для регулирования вращения двухфазного асинхронного двига-
теля [1], а в нейросетевых преобразователях импульсно-аналоговой информации — для форми-
рования синаптической связи с выходом в виде частоты [2]. Для решения указанной задачи
применяется устройство “Pulse-Rate Multiplier” [3], которое называют также делителем частоты
с переменным коэффициентом деления [4]. По своему функциональному назначению это уст-
ройство является преобразователем кода в число импульсов (ПКЧ) и входит в состав некоторых
серий элементов, например, в 155-й серии это микросхема ИЕ8. Эта схема с необходимой раз-
рядностью в настоящее время используется в качестве библиотечного элемента при проектиро-
вании устройств на программируемой логике (ПЛИС).
Средняя частота Fy импульсной последовательности на выходе ПКЧ определяется выражением
Fy
= F0
N 2n
,
(1)
n
∑где F0 — входная тактовая частота устройства, N = Ti 2i−1 — входной код устройства, i=1
Ti ={0; 1} — логическое состояние i-го разряда кода управления, n — разрядность устройства.
Классическая структура ПКЧ имеет последовательную организацию, а при использовании
микросхем применяется групповая последовательно-параллельная организация по шесть разря-
дов [5]. К недостаткам такой организации относятся:
— ограничения по быстродействию, связанные с обеспечением синхронизации по И и
схемы группового переноса по ИЛИ;
— зависимость числа входов элементов И от разрядности, что приводит к появлению
многовходовых схем И;
— нелинейное ухудшение топологических характеристик схемы при увеличении разряд-
ности, что приводит к большому количеству трасс, идущих к схемам И от младших разрядов к
старшим вдоль всей структуры, причем эти трассы пересекаются с трассами синхронизации;
— особенность структуры устройства, заключающаяся в том, что в корпус с 16 выводами
помещается лишь 6 разрядов (при использовании ПЛИС этот недостаток впрямую не проявля-
ется, однако приводит к увеличению количества внутренних связей).
Перечисленные недостатки особенно сказываются в настоящее время, когда проектирова-
ние устройств осуществляется на базе ПЛИС, и тактовая частота элементов повышается.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
46 Н. М. Сафьянников, П. Н. Бондаренко
Существуют различные решения, направленные на устранение этих недостатков, что нашло отражение в изобретениях по классам МПК G06F7/68 и H03K23/66, к которым относятся подобные ПКЧ. Например, недостатки классической структуры ПКЧ, связанные с большой нагрузкой на прямые выходы разрядных триггеров двоичного счетчика, растущей от разряда к разряду изза увеличивающегося числа подключаемых элементов И, а также низким быстродействием, обусловленным необходимостью групповой организации подключения элементов И при большой разрядности, устраняются в техническом решении по патенту [6].
В настоящей статье предлагается оригинальный ПКЧ [7], структура которого строится поразрядно без увеличения числа входов элементов от разряда к разряду и свободна от перечисленных выше недостатков. Сущность предложенного решения состоит в создании преобразователя код-число импульсов с актуализацией состояний и реализацией параллельного преобразования за счет использования при формировании выходного сигнала импульсной последовательности, поступающей не только со счетчика, работающего с входной тактовой частотой, но и сдвинутой на полтакта последовательности импульсов со счетчика, работающего с инверсной входной тактовой частотой. В результате формируются два состояния счета — предыдущее и текущее, и эти состояния последовательно актуализируются.
Схема ПКЧ с актуализацией состояний (рис. 1) содержит два n-разрядных двоичных счетчика 1 и 3, инвертор 2, n трехвходовых элементов И 4, элемент 5 n —ИЛИ (в дальнейшем ИЛИ). Устройство имеет входы синхронизации 6 (тактовая частота F0), разрешения счета 7 (сигнал E), установки в начальное состояние 8 (сигнал R), а также n-разрядную входную шину управления 9 (входной код N) и информационный выход ПКЧ 10 (выходная частота Fy).
6 F0 7E 8R
C E
CT2
Q Q0 Q0
0 Q1
q–0
Tn
& И1 4
R
1 Qn–2 Q1
n–2 Qn–1
–q1
Tn–1
& И2
4
1 n–1
Qn–2
&
1 2
–qn–2 T2 Иn–1 4
1
10 Fy
C CT2 q E0
R1
Qn–1 q–0 q–n–1 –q1
& T1 ИИnп–2
4
5
n–2 q–n–2 3 n–1 q–n–1
9N
Шина управления
n
Рис. 1
Временные диаграммы работы ПКЧ представлены на рис. 2. Счетчики устанавливаются
в нулевое состояние сигналом R. При этом инверсные выходы q0 , q1 , …, qn−1 счетчика 3 ус-
танавливаются в единицу. На вход 6 подается сигнал E. После завершения сигналов на
входах 7 и 8 устройства поступление на вход 6 первого импульса длительностью τ тактовой
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
Преобразователь код-число импульсов с актуализацией состояний
47
частоты F0 обеспечивает формирование единичного сигнала на выходе Q0 счетчика 1; см. рис. 2, диаграмма (дг.) Q0.
F0 E R Q0 Q1 Qq–02 q–1 q–2
N =111
T1 T2
T3 И1 И2 И3
Fy N =011
T1
T2 T3
И1
И2
И3
Fy
Рис. 2
В результате на входах первого элемента И формируется комбинация {111}, если старший разряд Tn кода N с шины 9 соответствует логической единице (дг. Т3 при N=111). При этом на выходе И формируется единичный сигнал (дг. 41 при N=111), который поступает на выход 10 через элемент ИЛИ. Если же старший разряд Tn соответствует нулю, то на выходе И и на первом входе элемента ИЛИ останется уровень сигнала „0“ (дг. 41 при N=011). На всех остальных входах элемента ИЛИ сигнал, равный нулю, обеспечивается нулевыми значениями сигналов с выходов Q1, …, Qn–1, поступающих на остальные элементы И. В результате на выходе 10 по-прежнему останется нулевое значение сигнала (дг. Fy при N=011).
Окончание первого импульса частоты F0 обеспечивает формирование сигнала „0“ на выходе q0 счетчика 3 и на третьем входе первого элемента И. Следовательно, на выходе это-
го элемента будет сформирован нулевой сигнал (дг. И1 при N=111). Таким образом, на всех входах элемента ИЛИ, а значит, и на выходе 10 также будет сигнал „0“. В результате на выходе 10 формируется импульс длительностью τ . Для ситуации, при которой старший разряд Tn соответствует нулю, на выходе 10 останется нулевое значение сигнала.
Поступление на вход 6 второго импульса обеспечивает переход в нулевое состояние выхода Q0 и формирование единичного сигнала на выходе Q1 счетчика 1 (дг. Q0 и Q1). В результате на входах второго элемента И будет комбинация {111}, если предпоследний разряд Tn–1 кода N с шины 9 соответствует единице (дг. Т3 при N=111). При этом на выходе элемента И формируется сигнал „1“ (дг. И2 при N=111), который поступает на выход 10 устройства
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
48 Н. М. Сафьянников, П. Н. Бондаренко
через элемент ИЛИ. Если же предпоследний разряд Tn–1 равен нулю, то на выходе элемента И, а также на втором входе элемента ИЛИ значение сигнала будет равно нулю. В результате ситуация будет соответствовать ранее рассмотренной для нулевого значения в старшем разряде шины 9, и на выходе 10 останется значение сигнала, равное нулю.
Окончание второго импульса частоты F0 обеспечивает формирование сигнала „0“ на выходе q1 счетчика 3 и на третьем входе второго элемента И. Следовательно, на выходе этого эле-
мента будет сформирован сигнал „0“ (дг. И2 при N=111). Таким образом, на всех входах элемента ИЛИ вновь будет сигнал „0“, а значит, на выходе 10 также будет сигнал „0“. В результате, на выходе 10 формируется второй импульс длительностью τ . Для ситуации, при которой предпоследний разряд Tn–1 соответствует нулю, на выходе 10 останется нулевое значение сигнала, как и при формировании первого импульса при нулевом управляющем разряде.
Процессы, связанные с прохождением последующих импульсов до восьмого, происходят аналогично, и на выходе элемента ИЛИ будут соответствующим образом формироваться импульсы (см. рис. 2).
Поступление на вход 6 восьмого импульса частоты F0 изменит на нулевые значения сигналов на выходах Q0, Q1, Q2. В результате сигнал „0“ будет присутствовать на первых входах всех элементов И, а значит, и на выходе элемента ИЛИ.
Процессы, связанные с прохождением девятого импульса, будут соответствовать процессам прохождения первого импульса. Далее работа устройства циклически повторяется, причем цикл определяется разрядностью.
В основу работы ПКЧ с актуализацией состояний положен принцип одновременного формирования двух отличающихся на полтакта состояний счетчиков с выделением за эти полтакта разряда, в котором происходит переход состояния из нуля в единицу, и разрешением прохождения полученного сигнала на выход при наличии единицы на соответствующем разряде шины, управляющей в обратном порядке, благодаря чему реализуется быстрое формирование выходного сигнала.
Логическое выражение для последовательности импульсов на выходе 10 имеет вид
Fy = L1 ∨ L2 ∨...∨ Ln ,
где Li = Qi−1qi−1Tn−i+1 , i =1, n — номер разряда шины управления.
Очевидно, что для любого i равенство Qi qi =1 достигается при Qi =1 и qi =1. Такая си-
туация возникает для каждого единичного состояния выхода Qi в течение времени длительности импульса τ . Это связано с тем, что момент перехода состояния выхода qi из единицы в
нуль сдвинут на время τ относительно момента перехода выхода Qi из нуля в единицу, и обес-
печено тактированием счетчика 3 сигналом с выхода инвертора 2, т.е. сигналом F 0 .
Таким образом, на выходе любого элемента Иi будет формироваться импульсная последовательность с частотой
Fi
=
F0 2i
Tn−i+1 .
(2)
Импульсы в этих последовательностях разнесены по времени, поэтому на выходе элемен-
та ИЛИ 5 происходит формирование суммарной частоты, т.е. среднее значение выходной час-
тоты устройства определяется выражением
Fy = F1 + F2 +...+ Fi +...+ Fn−1 + Fn
или
Fy
=
F0 21
Tn
+
F0 22
Tn−1 +...+
F0 2i−1
Ti
+...
F0 2n−1
T2
+
F0 2n
T1
;
вынося за скобки F0 и 2−n , имеем
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
Преобразователь код-число импульсов с актуализацией состояний
49
Fy = F0 2−n (Tn 2n−1 +Tn−1 2n−2 +...+Ti 2i−1 +...+T2 21 +T1 20 ) ,
здесь выражение в скобках представляет собой развернутую запись двоичного кода N.
Таким образом, среднее значение выходной частоты импульсной последовательности
примет вид
Fy
= F0
N 2n
,
что соответствует выражению (1) для ПКЧ.
При этом быстродействие предлагаемого ПКЧ при большой разрядности (n>9) выше, чем
быстродействие ранее рассмотренного аналогичного устройства [6]. Это объясняется тем, что в
этом устройстве задержка λ A при изменении значения частоты непосредственно связана с разрядностью n ввиду последовательной обработки сигналов, а в рассматриваемом ПКЧ задержка
имеет фиксированную величину λ . Эти задержки определяются выражениями
λ = λст +λст +λИ +λИЛИ ,
λ A = λст + nλИ +λИ ⎯ НЕ ,
где λст , λИ , λИЛИ , λИ⎯ НЕ — время срабатывания счетчика, элементов И, ИЛИ, И—НЕ соответственно.
Время срабатывания этих элементов λ j в первом приближении можно считать одинако-
вым: λИ = λИЛИ = λИ ⎯ НЕ = λ j , а время срабатывания счетчика обычно не превышает 6...8λ j .
Следовательно, для рассматриваемого ПКЧ λ =8λ j +8λ j +λ j +λ j =18λ , а для устройства [6]
λ A =8λ j +nλ j +λ j = (9+ n)λ j .
Примерное соотношение по быстродействию определяется выражением
K
=
λA λ
=
(9+n)λ j 18λ j
=
9+n 18
.
Таким образом, при п=9 быстродействие рассматриваемых устройств будет примерно
одинаковым, а с повышением разрядности быстродействие предлагаемого ПКЧ по сравнению с
устройством [6] будет линейно увеличиваться: см. график, представленный на рис. 3.
Структура предлагаемого ПКЧ решена в KK,K,%% соответствии с методом Bit-slice, при котором 3,5 увеличение разрядности осуществляется простым добавлением очередного разряда без со- 3,0
гласующих звеньев. Это существенно улучшает топологию и регулярность структур, что имеет
2,5
важное значение при проектировании уст- 2,0
ройств на кристалле, в том числе в виде ПЛИС. Например, при исполнении микросхемы ИЕ8
1,5
в том же корпусе можно поместить 8 разрядов (а не 6), что соответствует принятой байтовой системе. В предлагаемом устройстве при раз-
1,0 0,5
рядности выше 16 топология по трассировке
соединений лучше, чем в классической схеме 0 10 20 30 40 50 n
ПКЧ [5], а при разрядности выше 27 — лучше
Рис. 3
и по числу элементов на кристалле. Следует отметить также, что использование предложен-
ного ПКЧ позволяет упростить процесс проектирования устройства и повысить его помехо-
устойчивость.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7
50 Н. М. Сафьянников, П. Н. Бондаренко
СПИСОК ЛИТЕРАТУРЫ
1. Вычужанин В. Устройство управления двигателем на ПЛИС [Электронный ресурс]: журн. „Компоненты и технологии“. 2004. № 2: .
2. Локтюхин В. Н., Челебаев С. В. Нейросетевые преобразователи импульсно-аналоговой информации: организация, синтез, реализация. М.: Горячая линия — Телеком, 2008. 144 с.
3. Pat. 2910237 USA. Pulse-Rate Multiplier / M. Meyer, B. Gordon. 1959.
4. Цифровые и аналоговые интегральные микросхемы: Справочник / С. В. Якубовский, Л. И. Ниссельсон, В. И. Кулешова и др.; Под ред. С. В. Якубовского. М.: Радио и связь, 1989.
5. Гутников В. С. Интегральная электроника в измерительных устройствах. Л.: Энергоатомиздат, 1988.
6. Пат. 2015539 С1 РФ, МПК5 G06F7/68. Делитель частоты с переменным коэффициентом деления / А. М. Петух, Д. Т. Ободник, В. А. Денисюк. № 4896122/24; заявл. 25.12.1990; опубл. 30.06.1994.
7. Пат. 2273043С1 РФ, МПК7 G06F7/68, H03K23/66. Делитель частоты с переменным коэффициентом деления / Н. М. Сафьянников, П. Н. Бондаренко. № 2004131093/90; заявл. 25.10.2004; опубл. 27.03.2006.
Николай Михайлович Сафьянников Павел Николаевич Бондаренко
Сведения об авторах — канд. техн. наук, доцент; Санкт-Петербургский государственный
электротехнический университет „ЛЭТИ“, кафедра вычислительной техники; E-mail: sysan@sysan.sp.ru — Санкт-Петербургский государственный электротехнический университет „ЛЭТИ“, кафедра вычислительной техники; мл. науч. сотрудник; E-mail: pavel_bn@mail.ru
Рекомендована кафедрой вычислительной техники
Поступила в редакцию 19.01.10 г.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2010. Т. 53, № 7