Например, Бобцов

ВЕРИФИКАЦИЯ ПОВЕДЕНЧЕСКИХ МОДЕЛЕЙ БЛОКОВ ИНТЕГРАЛЬНЫХ СХЕМ С ПОМОЩЬЮ СРЕДСТВ ПРОГРАММИРУЕМОЙ ЛОГИКИ

Аннотация:

 Предмет исследований.Исследованы методы верификации поведенческих моделей с использованием средств программируемых логических интегральных схем. Показано, что применение верификации с использованием средств программируемой логики позволяет выявить функциональные ошибки, не определяемые на этапе верификации с помощью традиционного маршрута проектирования интегральных схем. Метод. Предложен подход к двухэтапному прототипированию интерфейсных блоков интегральных схем с помощью средств программируемой логики с использованием стандартных IP-блоков и внешних устройств. Предложено добавление дополнительного этапа верификации, осуществляемого после выполнения верификации согласно традиционному маршруту проектирования интегральных схем в системе автоматического проектирования Cadence. Основные результаты. Подход использован для верификации блока последовательного периферийного интерфейса в составе интегральной схемы микромеханического акселерометра. В результате верификации модели интерфейсного блока определено, что первый этап прототипирования с использованием стандартных интерфейсных IP-блоков позволяет выявить имеющиеся функциональные ошибки в устройстве с минимальными временными затратами. При отсутствии стандартных IP-блоков модель верифицирующего устройства необходимо разработать отдельно, что может привести к возникновению рисков неработоспособности конечного устройства. Второй этап прототипирования с использованием внешнего подключаемого верифицирующего устройства позволил избавиться от ошибок, связанных с задержками распространения сигнала вне интегральной схемы, и избежать ограничений, связанных с отсутствием необходимых IP-блоков. Практическая значимость. Двухэтапное прототипирование может быть использовано при проектировании интерфейсных блоков интегральных схем с целью минимизации вероятности появления ошибок при передаче данных. По результатам двухэтапного прототипирования модели блока последовательного периферийного интерфейса выявлены и исправлены функциональные ошибки, которые не были выявлены с помощью этапа верификации традиционного маршрута проектирования. Спроектированная с помощью предлагаемого подхода модель использована при разработке интегральной схемы для микромеханического акселерометра.

Ключевые слова:

Постоянный URL

Статьи в номере

Содержание © 1993–2024 Университет ИТМО
Разработка © 2015 Университет ИТМО