Например, Бобцов

Учебный RISC процессор

Аннотация

В работе описана архитектура учебного RISC процессора, используемые блоки, их интерфейс и связи между ними, объясняются причины, по которым была выбрана именно эта архитектура. Рассказано о возможностях доработки процессора, чтобы он максимально соответствовал требованиям и своей функции.

Постоянный URL

Материалы конференций

Содержание © 1993–2024 Университет ИТМО
Разработка © 2015 Университет ИТМО