ПОВЫШЕНИЕ НАДЕЖНОСТИ ПАЯНЫХ СОЕДИНЕНИЙ В УСЛОВИЯХ ТЕРМОМЕХАНИЧЕСКИХ ВОЗДЕЙСТВИЙ ПУТЕМ КАПСУЛИРОВАНИЯ МАТРИЦЫ ШАРИКОВЫХ ВЫВОДОВ BGA КОРПУСОВ
УДК 658.5
ПОВЫШЕНИЕ НАДЕЖНОСТИ ПАЯНЫХ СОЕДИНЕНИЙ В УСЛОВИЯХ ТЕРМОМЕХАНИЧЕСКИХ ВОЗДЕЙСТВИЙ ПУТЕМ КАПСУЛИРОВАНИЯ МАТРИЦЫ ШАРИКОВЫХ
ВЫВОДОВ BGA КОРПУСОВ
В.Н. Гераничев
Проведено исследование процесса капсулирования (Underfill-процесс), использующегося в технологии сборки корпусов микросхем методом перевернутого кристалла (Flip Chip). Предложено использовать Underfill-процесс для долговременной защиты BGA микросхем, эксплуатирующихся в жестких условиях. Определены условия, обеспечивающие стабильность и качество процесса капсулирования крупногабаритных BGA корпусов. Предложена методика и получены экспериментальные результаты по термоциклированию капсулированных и некапсулированных микросхем. Ключевые слова: BGA микросхемы, надежность, процесс капсулирования, термомеханические испытания.
Введение
Потребности современной вычислительной техники, аппаратуры связи и специальной электронной техники в дальнейшей миниатюризации компонентов, повышении быстродействия, увеличении степени интеграции и функциональности привели к созданию семейства интегральных микросхем в корпусах BGA (Ball Grid Array), CSP (Chip Scale Package) и FC (Flip Chip), характерной особенностью которых является наличие на нижней стороне корпуса матрицы выводов в виде шариков припоя. Выводы микросхем используются как для электрического соединения с подложкой, так и для механического крепления к ней. У компонентов в корпусах QFP (Quad Flat Package) дальнейшее увеличение числа контактов до 200 и выше связано с уменьшением шага контактов до 0,4–0,3 мм, что приводит к возрастанию дефектов при пайке. Использование технологии BGA позволяет при тех же размерах корпуса и числе контактов сохранить расстояние между выводами в пределах 1,27–1,0 мм. При этом число дефектов, связанных с установкой BGA на печатные платы, на порядок меньше, чем для микросхем в корпусах QFP [1]. В то же время следует отметить наличие выраженного эффекта «усталости» паяного соединения, обусловленного малой площадью контактирования выводов BGA с печатной платой, что не позволяет разработчикам аппаратуры принять решение о немедленном переходе от корпусов QFP на BGA. Несмотря на многообразие физических параметров, которые влияют на надежность паяных соединений, исследования, проведенные различными авторами, доказали, что основным фактором, определяющим время наработки на отказ электронных изделий, является различие коэффициентов линейного теплового расширения материалов, участвующих в образовании межсоединений.
На рис. 1 показано распределение механических нагрузок в паяном соединении шарикового вывода, вызванных изменением температуры [2]. Такие нагрузки на паяное
Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2009, № 1(59)
61
соединение в условиях циклических изменений температуры в процессе эксплуатации через некоторое время приводят к появлению в нем микротрещин, их росту и, в конечном итоге, к потере электрического контакта.
Одним из эффективных способов повышения механической прочности паяных соединений шариковых выводов служит капсулирование или Underfill (UF)-процесс, т.е. создание монолитной структуры для системы «микросхема – шарики припоя – контактные площадки – печатная плата» путем заливки в пространство между микросхемой и платой строго дозированного количества специального компаундазаполнителя. Первоначально капсулирование стало применяться для повышения надежности соединений при установке кристаллов микросхем в корпус CSP методом FlipChip (FC), когда расстояние между шариковыми выводами меньше или равно 0,5 мм. Хотя UF-процесс традиционно был частью технологии монтажа FC-компонентов и достаточно отработан, большой интерес представляет расширение области его применения. Главной причиной этого является то, что UF-процесс представляет собой эффективное средство долговременной защиты межсоединений при монтаже высоконадежной электронной техники для жестких условий эксплуатации. Помимо компенсации термомеханических напряжений, заполнитель служит амортизатором для микросхем, испытывающих вибрации и ударные нагрузки, предохраняет от повреждений, связанных с изгибом печатных плат. Без заполнителя эти нагрузки будут полностью прикладываться к паяным соединениям, связывающим компонент и контактные площадки печатной платы.
керамическая монтажная подложка (ТКЛР = 7,1· 10−6 1/К)
- сильная нагрузка
- средняя нагрузка
- слабая нагрузка
- нейтральная область
печатная плата (ТКЛР =16· 10−6 1/К)
Рис. 1. Распределение механических нагрузок в паяном соединении
Влияние этих факторов возрастает с увеличением размеров микросхем, что ограничивает область применения перспективной элементной базы для жестких условий эксплуатации и делает актуальным дальнейшее исследование UF процесса. Задача, поставленная в работе, состояла в том, чтобы найти и исследовать критические операции и параметры, определяющие качество капсулирования BGA микросхем, имеющих существенно большие размеры, чем CSP и FC. Также была проведена экспериментальная оценка надежности полученных межсоединений.
Исследование и разработка UF-процесса для защиты крупногабаритных BGA микросхем
1. Разработка структурных звеньев UF-процесса При разработке процесса капсулирования был учтен опыт работы фирмы IBM с микросхемами, предназначенными для Flip-Chip монтажа, когда монтаж кристалла на промежуточную микроплату осуществляется c использованием широко распространенной технологии 4C (Controlled Collapse Chip Connection). 4C технология включает в
62 Научно-технический вестник Санкт-Петербургского государственного университета
информационных технологий, механики и оптики, 2009, № 1(59)
себя следующие основные операции: флюсование шариковых выводов кристалла для удаления пленки окислов Pb/Sn и обеспечения паяемости, удаление флюса, переворачивание кристалла, позиционирование его на подложке, осуществление процесса пайки, когда активируется флюс и формируются паяные соединения шариковых выводов кристалла с контактными площадками платы. Интегрированная структура FC микросхемы образуется после завершения процесса монтажа путем заливки заполнителя в пространство между кристаллом микросхемы и поверхностью подложки и дополнительного нагрева для его полимеризации.
Проведенные в настоящей работе исследования позволили определить основные параметры и технологические операции, определяющие качество UF-процесса.
Тип заполнителя. В качестве UF-материала путем сравнения имеющихся данных был выбран однокомпонентный эпоксидосодержащий заполнитель капиллярного действия Underfill Epoхy 623 (UF 623) фирмы AIM. Заполнитель обладает низким поверхностным натяжением, хорошей текучестью и адгезией к пластмассовому корпусу микросхемы и материалу платы FR4. Время полимеризации заполнителя составляет 5 мин. при
температуре 150°С. В отличие от UF-материалов фирмы Loctite (марки 3563; 3564;
3565; 3566), имеющих температуру хранения –40°С, UF 623 фирмы AIM может храниться при комнатной температуре. UF 623 ремонтопригоден.
Движение UF-материала затруднено решеткой шариковых выводов, поэтому процесс заполнения пространства под микросхемой занимает значительное время, зависящее от процедуры диспенсирования материала, и устанавливается опытным путем.
Предварительный подогрев платы. Подогрев платы уменьшает вязкость используемого материала, сокращает время его прохождения через решетку шариковых выводов, что уменьшает вероятность образования воздушных полостей. Пузырьки воздуха, захваченные в процессе движения заполнителя под микросхемой, поглощают и накапливают влагу, под воздействием которой может произойти отслоение заполнителя от контактирующих поверхностей. В результате термоциклирования в процессе эксплуатации воздушные пузырьки, расширяясь, могут вызвать повреждение компонента и платы (попкорн-эффект). Для заполнителя UF 623 температура предварительного нагрева плат составляет 40–50 ºС, для заполнителей фирмы Loctite – 100 ºC.
Процедура диспенсирования материала состоит из рабочих проходов иглы диспенсера по определенной траектории вблизи края компонента, во время которых происходит сплошное заполнение пространства между компонентом и платой, и окончательного прохода иглы по всему периметру, в результате которого образуется мениск, выступающий за контур микросхемы и компенсирующий краевые напряжения. На рис. 2 приведена схема распределения UF-материала при капсулировании.
Вариант заполнения по схеме б-3 (рис. 2) не годится, так как возрастает риск появления пустот под микросхемой из-за захвата пузырьков воздуха в процессе движения фронтов заполняющего материала. В зависимости от величины промежутка между микросхемой и платой и размером корпуса может потребоваться несколько рабочих проходов перед тем, как произойдет окончательное заполнение подкорпусного пространства.
Контроль количества заполнителя. Необходимое количество заполнителя зависит от расстояния между платой и нижней стороной компонента, числа и размеров шариковых выводов и может быть определено вычитанием из полного объема между микросхемой и платой объема всех шариковых выводов. Величина расстояния между микросхемой и подложкой определяется высотой шариковых выводов после пайки, в процессе которой сжатие шариков припоя составляет около 25%. Для микросхем BGA484 и BGA-256 с диаметром шариковых выводов 0,635 мм расстояние между микросхемой и платой после монтажа уменьшается до 0,48 мм, и расчетный объем заполнителя равен соответственно 0,19 см3 и 0,1 см3. Если количество заполнителя, использо-
Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2009, № 1(59)
63
ванное при UF-процессе, меньше расчетного значения, то это указывает на наличие пустот под микросхемой. В противоположном случае его излишки распределятся вблизи микросхемы, что ведет к увеличению вероятности отслоения материала от подложки, а также попаданию его на соседние элементы, ухудшая внешний вид печатных узлов.
игла дис пенсера з ап олнит ель
печатная плата
123
а ) Рас пространение UF-мат ериала диспенсера под микросхемой
б) Примеры траекторий движ ения иглы диспенсера
мимкриоксрхоесмхеама
гврыанстиуцпалвеынисетузпапаюолщнеийтеля чзаасктоинзтаупролмниикртеолсяхем ы
в) Окончательны й проход с образованием мениска по пе риметру микросхемы
Рис. 2. Схема распределения UF материала при капсулировании
корпус
Рис. 3. Направления перемещения иглы диспенсера
Поток UF материала формировался путем многократных прохождений иглы диспенсера по двум смежным сторонам микросхемы в направлении от вершины к периферии с постепенным увеличением амплитуды перемещений (рис. 3). Каждый следующий проход начинался после полного затекания UF-материала внутрь решетки шариковых выводов. Высота иглы над платой во время подачи заполнителя поддерживалась на уровне между верхней и нижней поверхностями компонента. Расстояние от края компонента составило 0,4–0,5 мм.
UF-процесс считается завершенным при появлении заполнителя по всей длине двух противоположных сторон по отношению к тем, вдоль которых осуществлялось диспенсирование, и составляет 20 мин. для BGA-484 и 15 мин. для BGA-256. Термообработка заполнителя UF 623 проводилась в конвекционной печи при температуре 150 °С в течение 5 мин. Соблюдение разработанной технологии UF-процесса приводит к полному заполнению матрицы шариковых выводов без образования воздушных полостей под крупногабаритными микросхемами.
2. Оценка устойчивости к внешним воздействиям Пайка микросхем к тестовым платам выполнялась эвтектическим припоем Sn62Pb36Ag2. Установленные на тестовые платы с соблюдением разработанной технологии UF-процесса микросхемы BGA-484 и BGA-256 совместно с аналогичными незащищенными микросхемами были подвергнуты ускоренным термоциклическим испы-
64 Научно-технический вестник Санкт-Петербургского государственного университета
информационных технологий, механики и оптики, 2009, № 1(59)
таниям путем переноса тестовых плат из камеры тепла в камеру холода в среде «воздух–воздух». Период термоцикла составлял 30 мин. Выдержка плат при максимальной (Тмакс= 125 ºС) и минимальной (Тмин = – 60 ºС) температурах составила 10 мин. Перед изменением полярности температурного воздействия платы в течение 5 мин. выдерживались при комнатной температуре Т=20 ºС. Контактные соединения каждой микросхемы были сгруппированы последовательно и соединены кабелем с пультом оператора. Момент возникновения дефекта определялся по погасанию светодиода, включенного в цепь группы контактов соответствующей микросхемы.
В ходе испытаний произошло нарушение паяных соединений в некапсулированных микросхемах BGA-484 на 420-м цикле и микросхемах BGA-256 на 600-м цикле. Испытания капсулированных микросхем были остановлены после проведения 2000 термоциклов. Нарушений соединений в ходе испытаний не зафиксировано. После завершения испытаний верхняя часть микросхем удалялась фрезерованием, а качество заполнения решетки шариковых выводов, наличие трещин в паяных соединениях и расслоений материалов контролировалось с помощью оптического микроскопа послойно с шагом 0,1 мм, начиная от металлизации промежуточной платы BGA компонента до контактных площадок тестовой платы. Слои формировались методом шлифовки.
Проведенные исследования показали наличие трещин в угловых соединениях некапсулированных микросхем BGA-256 и BGA-484 на уровне соединений шариковых выводов с подложкой микросхем.
Внешний вид шариковых выводов в слое, непосредственно прилегающем к металлизированным площадкам промежуточной платы микросхемы BGA-484, после 2000 циклов приведен на рис. 4.
0 0,5 мм
Рис. 4. Вид капсулированных контактов после 2000 термоциклов
Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2009, № 1(59)
65
В процессе шлифовки отслоений металлизации от промежуточной платы и шариковых выводов не наблюдалось. Шариковые выводы по сечению имеют однородную структуру, без трещин и изменений цвета. Матрица шариковых выводов полностью заполнена UF 623. Воздушные пузыри и включения остатков флюса в структуре заполнителя отсутствуют.
Выводы
Хотя полное понимание механизма возникновения дефектов можно получить только путем детального послойного изучения сечений, в том числе и в вертикальной плоскости, полученные данные позволяют сделать следующие основные выводы: − разрушение паяных соединений BGA микросхем начинается с угловых контактов и
распространяется от внешних контактов к центру микросхемы; − чем больше габариты микросхемы, тем быстрее возникает дефект при одинаковых
условиях эксплуатации; − использование визуальных методов исследования (микроскоп VS/8) не выявило де-
фектов паяных соединений капсулированных микросхем и отслоений UF материала от корпуса микросхемы и печатной платы после 2000 термоциклов испытаний.
Полученные результаты позволяют рекомендовать применение Underfill Epoхy 623 при определенных параметрах технологического процесса для повышения надежности печатных узлов, содержащих крупногабаритные BGA микросхемы,
Литература
1. Leers U. Reliable process for array chips // Electronics production and test. – October, 2000.
2. Popelar S. Flip Chip reliability modeling based on solder fatigue as applied to Flip Chip on laminate assemblies // IMAPS Flip Chip Technology. – March, 2000.
Гераничев Владимир Николаевич
– Санкт-Петербургское опытно-конструкторское бюро «Электроавтоматика» им. П.А. Ефимова, гл. технолог, geranichev@mail.ru
66 Научно-технический вестник Санкт-Петербургского государственного университета
информационных технологий, механики и оптики, 2009, № 1(59)
ПОВЫШЕНИЕ НАДЕЖНОСТИ ПАЯНЫХ СОЕДИНЕНИЙ В УСЛОВИЯХ ТЕРМОМЕХАНИЧЕСКИХ ВОЗДЕЙСТВИЙ ПУТЕМ КАПСУЛИРОВАНИЯ МАТРИЦЫ ШАРИКОВЫХ
ВЫВОДОВ BGA КОРПУСОВ
В.Н. Гераничев
Проведено исследование процесса капсулирования (Underfill-процесс), использующегося в технологии сборки корпусов микросхем методом перевернутого кристалла (Flip Chip). Предложено использовать Underfill-процесс для долговременной защиты BGA микросхем, эксплуатирующихся в жестких условиях. Определены условия, обеспечивающие стабильность и качество процесса капсулирования крупногабаритных BGA корпусов. Предложена методика и получены экспериментальные результаты по термоциклированию капсулированных и некапсулированных микросхем. Ключевые слова: BGA микросхемы, надежность, процесс капсулирования, термомеханические испытания.
Введение
Потребности современной вычислительной техники, аппаратуры связи и специальной электронной техники в дальнейшей миниатюризации компонентов, повышении быстродействия, увеличении степени интеграции и функциональности привели к созданию семейства интегральных микросхем в корпусах BGA (Ball Grid Array), CSP (Chip Scale Package) и FC (Flip Chip), характерной особенностью которых является наличие на нижней стороне корпуса матрицы выводов в виде шариков припоя. Выводы микросхем используются как для электрического соединения с подложкой, так и для механического крепления к ней. У компонентов в корпусах QFP (Quad Flat Package) дальнейшее увеличение числа контактов до 200 и выше связано с уменьшением шага контактов до 0,4–0,3 мм, что приводит к возрастанию дефектов при пайке. Использование технологии BGA позволяет при тех же размерах корпуса и числе контактов сохранить расстояние между выводами в пределах 1,27–1,0 мм. При этом число дефектов, связанных с установкой BGA на печатные платы, на порядок меньше, чем для микросхем в корпусах QFP [1]. В то же время следует отметить наличие выраженного эффекта «усталости» паяного соединения, обусловленного малой площадью контактирования выводов BGA с печатной платой, что не позволяет разработчикам аппаратуры принять решение о немедленном переходе от корпусов QFP на BGA. Несмотря на многообразие физических параметров, которые влияют на надежность паяных соединений, исследования, проведенные различными авторами, доказали, что основным фактором, определяющим время наработки на отказ электронных изделий, является различие коэффициентов линейного теплового расширения материалов, участвующих в образовании межсоединений.
На рис. 1 показано распределение механических нагрузок в паяном соединении шарикового вывода, вызванных изменением температуры [2]. Такие нагрузки на паяное
Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2009, № 1(59)
61
соединение в условиях циклических изменений температуры в процессе эксплуатации через некоторое время приводят к появлению в нем микротрещин, их росту и, в конечном итоге, к потере электрического контакта.
Одним из эффективных способов повышения механической прочности паяных соединений шариковых выводов служит капсулирование или Underfill (UF)-процесс, т.е. создание монолитной структуры для системы «микросхема – шарики припоя – контактные площадки – печатная плата» путем заливки в пространство между микросхемой и платой строго дозированного количества специального компаундазаполнителя. Первоначально капсулирование стало применяться для повышения надежности соединений при установке кристаллов микросхем в корпус CSP методом FlipChip (FC), когда расстояние между шариковыми выводами меньше или равно 0,5 мм. Хотя UF-процесс традиционно был частью технологии монтажа FC-компонентов и достаточно отработан, большой интерес представляет расширение области его применения. Главной причиной этого является то, что UF-процесс представляет собой эффективное средство долговременной защиты межсоединений при монтаже высоконадежной электронной техники для жестких условий эксплуатации. Помимо компенсации термомеханических напряжений, заполнитель служит амортизатором для микросхем, испытывающих вибрации и ударные нагрузки, предохраняет от повреждений, связанных с изгибом печатных плат. Без заполнителя эти нагрузки будут полностью прикладываться к паяным соединениям, связывающим компонент и контактные площадки печатной платы.
керамическая монтажная подложка (ТКЛР = 7,1· 10−6 1/К)
- сильная нагрузка
- средняя нагрузка
- слабая нагрузка
- нейтральная область
печатная плата (ТКЛР =16· 10−6 1/К)
Рис. 1. Распределение механических нагрузок в паяном соединении
Влияние этих факторов возрастает с увеличением размеров микросхем, что ограничивает область применения перспективной элементной базы для жестких условий эксплуатации и делает актуальным дальнейшее исследование UF процесса. Задача, поставленная в работе, состояла в том, чтобы найти и исследовать критические операции и параметры, определяющие качество капсулирования BGA микросхем, имеющих существенно большие размеры, чем CSP и FC. Также была проведена экспериментальная оценка надежности полученных межсоединений.
Исследование и разработка UF-процесса для защиты крупногабаритных BGA микросхем
1. Разработка структурных звеньев UF-процесса При разработке процесса капсулирования был учтен опыт работы фирмы IBM с микросхемами, предназначенными для Flip-Chip монтажа, когда монтаж кристалла на промежуточную микроплату осуществляется c использованием широко распространенной технологии 4C (Controlled Collapse Chip Connection). 4C технология включает в
62 Научно-технический вестник Санкт-Петербургского государственного университета
информационных технологий, механики и оптики, 2009, № 1(59)
себя следующие основные операции: флюсование шариковых выводов кристалла для удаления пленки окислов Pb/Sn и обеспечения паяемости, удаление флюса, переворачивание кристалла, позиционирование его на подложке, осуществление процесса пайки, когда активируется флюс и формируются паяные соединения шариковых выводов кристалла с контактными площадками платы. Интегрированная структура FC микросхемы образуется после завершения процесса монтажа путем заливки заполнителя в пространство между кристаллом микросхемы и поверхностью подложки и дополнительного нагрева для его полимеризации.
Проведенные в настоящей работе исследования позволили определить основные параметры и технологические операции, определяющие качество UF-процесса.
Тип заполнителя. В качестве UF-материала путем сравнения имеющихся данных был выбран однокомпонентный эпоксидосодержащий заполнитель капиллярного действия Underfill Epoхy 623 (UF 623) фирмы AIM. Заполнитель обладает низким поверхностным натяжением, хорошей текучестью и адгезией к пластмассовому корпусу микросхемы и материалу платы FR4. Время полимеризации заполнителя составляет 5 мин. при
температуре 150°С. В отличие от UF-материалов фирмы Loctite (марки 3563; 3564;
3565; 3566), имеющих температуру хранения –40°С, UF 623 фирмы AIM может храниться при комнатной температуре. UF 623 ремонтопригоден.
Движение UF-материала затруднено решеткой шариковых выводов, поэтому процесс заполнения пространства под микросхемой занимает значительное время, зависящее от процедуры диспенсирования материала, и устанавливается опытным путем.
Предварительный подогрев платы. Подогрев платы уменьшает вязкость используемого материала, сокращает время его прохождения через решетку шариковых выводов, что уменьшает вероятность образования воздушных полостей. Пузырьки воздуха, захваченные в процессе движения заполнителя под микросхемой, поглощают и накапливают влагу, под воздействием которой может произойти отслоение заполнителя от контактирующих поверхностей. В результате термоциклирования в процессе эксплуатации воздушные пузырьки, расширяясь, могут вызвать повреждение компонента и платы (попкорн-эффект). Для заполнителя UF 623 температура предварительного нагрева плат составляет 40–50 ºС, для заполнителей фирмы Loctite – 100 ºC.
Процедура диспенсирования материала состоит из рабочих проходов иглы диспенсера по определенной траектории вблизи края компонента, во время которых происходит сплошное заполнение пространства между компонентом и платой, и окончательного прохода иглы по всему периметру, в результате которого образуется мениск, выступающий за контур микросхемы и компенсирующий краевые напряжения. На рис. 2 приведена схема распределения UF-материала при капсулировании.
Вариант заполнения по схеме б-3 (рис. 2) не годится, так как возрастает риск появления пустот под микросхемой из-за захвата пузырьков воздуха в процессе движения фронтов заполняющего материала. В зависимости от величины промежутка между микросхемой и платой и размером корпуса может потребоваться несколько рабочих проходов перед тем, как произойдет окончательное заполнение подкорпусного пространства.
Контроль количества заполнителя. Необходимое количество заполнителя зависит от расстояния между платой и нижней стороной компонента, числа и размеров шариковых выводов и может быть определено вычитанием из полного объема между микросхемой и платой объема всех шариковых выводов. Величина расстояния между микросхемой и подложкой определяется высотой шариковых выводов после пайки, в процессе которой сжатие шариков припоя составляет около 25%. Для микросхем BGA484 и BGA-256 с диаметром шариковых выводов 0,635 мм расстояние между микросхемой и платой после монтажа уменьшается до 0,48 мм, и расчетный объем заполнителя равен соответственно 0,19 см3 и 0,1 см3. Если количество заполнителя, использо-
Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2009, № 1(59)
63
ванное при UF-процессе, меньше расчетного значения, то это указывает на наличие пустот под микросхемой. В противоположном случае его излишки распределятся вблизи микросхемы, что ведет к увеличению вероятности отслоения материала от подложки, а также попаданию его на соседние элементы, ухудшая внешний вид печатных узлов.
игла дис пенсера з ап олнит ель
печатная плата
123
а ) Рас пространение UF-мат ериала диспенсера под микросхемой
б) Примеры траекторий движ ения иглы диспенсера
мимкриоксрхоесмхеама
гврыанстиуцпалвеынисетузпапаюолщнеийтеля чзаасктоинзтаупролмниикртеолсяхем ы
в) Окончательны й проход с образованием мениска по пе риметру микросхемы
Рис. 2. Схема распределения UF материала при капсулировании
корпус
Рис. 3. Направления перемещения иглы диспенсера
Поток UF материала формировался путем многократных прохождений иглы диспенсера по двум смежным сторонам микросхемы в направлении от вершины к периферии с постепенным увеличением амплитуды перемещений (рис. 3). Каждый следующий проход начинался после полного затекания UF-материала внутрь решетки шариковых выводов. Высота иглы над платой во время подачи заполнителя поддерживалась на уровне между верхней и нижней поверхностями компонента. Расстояние от края компонента составило 0,4–0,5 мм.
UF-процесс считается завершенным при появлении заполнителя по всей длине двух противоположных сторон по отношению к тем, вдоль которых осуществлялось диспенсирование, и составляет 20 мин. для BGA-484 и 15 мин. для BGA-256. Термообработка заполнителя UF 623 проводилась в конвекционной печи при температуре 150 °С в течение 5 мин. Соблюдение разработанной технологии UF-процесса приводит к полному заполнению матрицы шариковых выводов без образования воздушных полостей под крупногабаритными микросхемами.
2. Оценка устойчивости к внешним воздействиям Пайка микросхем к тестовым платам выполнялась эвтектическим припоем Sn62Pb36Ag2. Установленные на тестовые платы с соблюдением разработанной технологии UF-процесса микросхемы BGA-484 и BGA-256 совместно с аналогичными незащищенными микросхемами были подвергнуты ускоренным термоциклическим испы-
64 Научно-технический вестник Санкт-Петербургского государственного университета
информационных технологий, механики и оптики, 2009, № 1(59)
таниям путем переноса тестовых плат из камеры тепла в камеру холода в среде «воздух–воздух». Период термоцикла составлял 30 мин. Выдержка плат при максимальной (Тмакс= 125 ºС) и минимальной (Тмин = – 60 ºС) температурах составила 10 мин. Перед изменением полярности температурного воздействия платы в течение 5 мин. выдерживались при комнатной температуре Т=20 ºС. Контактные соединения каждой микросхемы были сгруппированы последовательно и соединены кабелем с пультом оператора. Момент возникновения дефекта определялся по погасанию светодиода, включенного в цепь группы контактов соответствующей микросхемы.
В ходе испытаний произошло нарушение паяных соединений в некапсулированных микросхемах BGA-484 на 420-м цикле и микросхемах BGA-256 на 600-м цикле. Испытания капсулированных микросхем были остановлены после проведения 2000 термоциклов. Нарушений соединений в ходе испытаний не зафиксировано. После завершения испытаний верхняя часть микросхем удалялась фрезерованием, а качество заполнения решетки шариковых выводов, наличие трещин в паяных соединениях и расслоений материалов контролировалось с помощью оптического микроскопа послойно с шагом 0,1 мм, начиная от металлизации промежуточной платы BGA компонента до контактных площадок тестовой платы. Слои формировались методом шлифовки.
Проведенные исследования показали наличие трещин в угловых соединениях некапсулированных микросхем BGA-256 и BGA-484 на уровне соединений шариковых выводов с подложкой микросхем.
Внешний вид шариковых выводов в слое, непосредственно прилегающем к металлизированным площадкам промежуточной платы микросхемы BGA-484, после 2000 циклов приведен на рис. 4.
0 0,5 мм
Рис. 4. Вид капсулированных контактов после 2000 термоциклов
Научно-технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2009, № 1(59)
65
В процессе шлифовки отслоений металлизации от промежуточной платы и шариковых выводов не наблюдалось. Шариковые выводы по сечению имеют однородную структуру, без трещин и изменений цвета. Матрица шариковых выводов полностью заполнена UF 623. Воздушные пузыри и включения остатков флюса в структуре заполнителя отсутствуют.
Выводы
Хотя полное понимание механизма возникновения дефектов можно получить только путем детального послойного изучения сечений, в том числе и в вертикальной плоскости, полученные данные позволяют сделать следующие основные выводы: − разрушение паяных соединений BGA микросхем начинается с угловых контактов и
распространяется от внешних контактов к центру микросхемы; − чем больше габариты микросхемы, тем быстрее возникает дефект при одинаковых
условиях эксплуатации; − использование визуальных методов исследования (микроскоп VS/8) не выявило де-
фектов паяных соединений капсулированных микросхем и отслоений UF материала от корпуса микросхемы и печатной платы после 2000 термоциклов испытаний.
Полученные результаты позволяют рекомендовать применение Underfill Epoхy 623 при определенных параметрах технологического процесса для повышения надежности печатных узлов, содержащих крупногабаритные BGA микросхемы,
Литература
1. Leers U. Reliable process for array chips // Electronics production and test. – October, 2000.
2. Popelar S. Flip Chip reliability modeling based on solder fatigue as applied to Flip Chip on laminate assemblies // IMAPS Flip Chip Technology. – March, 2000.
Гераничев Владимир Николаевич
– Санкт-Петербургское опытно-конструкторское бюро «Электроавтоматика» им. П.А. Ефимова, гл. технолог, geranichev@mail.ru
66 Научно-технический вестник Санкт-Петербургского государственного университета
информационных технологий, механики и оптики, 2009, № 1(59)