ПРОЕКТИРОВАНИЕ АДАПТИВНОЙ НЕЧЕТКО-ЛОГИЧЕСКОЙ СИСТЕМЫ УПРАВЛЕНИЯ. ЧАСТЬ I
ПРИБОРЫ, УСТРОЙСТВА И СИСТЕМЫ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ
УДК 621:658.011.56
М. В. БОБЫРЬ, В. С. ТИТОВ
ПРОЕКТИРОВАНИЕ АДАПТИВНОЙ НЕЧЕТКО-ЛОГИЧЕСКОЙ СИСТЕМЫ УПРАВЛЕНИЯ.
ЧАСТЬ I
Рассмотрены этапы проектирования адаптивной нечетко-логической системы управления. Приведены структурные схемы адаптивной системы и составляющих ее блоков, позволяющие оценить принцип работы системы.
Ключевые слова: нечеткая логика, нечеткий логический вывод, системы управления, адаптация.
Введение. Сокращение экспорта современного отечественного станкостроительного оборудования связанно с использованием в его структуре комплектующих, которые не позволяют изготавливать детали с точностью 1—5 мкм при одновременном снижении их себестоимости. Достижение таких характеристик невозможно без совершенствования несущей конструкции как самого металлорежущего оборудования, так и систем управления процессом механической обработки изделий (МОИ).
Современный уровень требований, предъявляемых к качеству выпускаемых изделий, определяет необходимость разработки высокоточного оборудования с ЧПУ нового поколения, сочетающего новейшие методы и средства автоматизированного контроля и управления с применением компьютерных способов обработки измерительной информации о ходе технологического процесса (ТП). При этом основным требованием, предъявляемым к такому классу оборудования, является учет неполноты, недостоверности информации о количественных величинах входных и выходных характеристик ТП МОИ при возмущающих воздействиях. Перспективным базисом, позволяющим учесть вышеуказанные требования, является аппарат нечеткой логики [1].
Структурно-функциональная схема адаптивной нечетко-логической системы управления. В ходе проводимых исследований по гранту Президента МК-277.2012.8 была разработана адаптивная нечетко-логическая система управления, которая позволяет повысить точность механической обработки изделий и ускорить принятие управляющих решений при наличии внешних факторов. На рис. 1 приведена ее структурная схема (ИМ — исполнительные механизмы оборудования с ЧПУ; БВИ — блок ввода информации; БОСИ — блок определения степеней истинности; БМНО — блок матрицы нечетких отношений; БВВП — блок ввода выходной переменной; БУТВП — блок усечения термов выходной переменной; БОУТВП — блок объединения усеченных термов выходной переменной; БД — блок дефаззификации). В работах [2—4] подробно рассмотрены методы и алгоритмы, поясняющие принципы работы адаптивной системы управления. Использова-
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
Проектирование адаптивной нечетко-логической системы управления. Часть I
61
нию этой системы с целью управления исполнительными механизмами оборудования с ЧПУ посвящены статьи [5, 6].
Сенсоры системы активного контроля оборудования с ЧПУ
Внешние факторы X
Технологический процесс механической
обработки изделий
ИМ
Схема управления двигателем
RE0…RE5 RA RB1 RD
А[9…0]
D[7…0] a[23…0]
БВИ
b[23…0]
БОСИ
Микроконтроллер
RC1…RC5
Y2[39…0]
БВВП
БОУТВП БУТВП E[39…0]
Σ1 Σ2 БД
C[70…0]
БМНО
Устройство управления
D1[39…0]
Рис. 1
Элементные блоки адаптивной системы управления. Блок ввода информации предназначен для хранения данных о входных переменных в виде параметризованной функции принадлежности (ФП) [7]
∑ ∫ ∫µ(x)
=
s i=1
xi
=
⎪⎧⎨u11t2 ⎩⎪ t1
⎛ ⎜ ⎝
xi t2
− t1 − t1
⎞ ⎟ ⎠
/
x1
+
u12
t3
⎛ ⎜
t2 ⎝
t3 t3
− xi − t2
⎞ ⎟
/
⎠
x1
⎪⎫ ⎬
+
⎭⎪
∫ ∫+
⎧⎪⎨u21t3 ⎪⎩ t2
⎛ ⎜ ⎝
xi t3
− t2 − t2
⎞ ⎟ ⎠
/
x2
+
t4
u22
t3
⎛ ⎜ ⎝
t4 t4
− −
xi t3
⎞ ⎟ ⎠
/
x2
⎫⎪ ⎬
,
⎭⎪
где Σ — знак операции объединения предпосылок правил [8]; xi — термы параметризованной
ФП, i=1,…,s — количество термов; t1, t2, t3, t4 — параметры треугольной ФП (рис. 2, t1=10,
t2=30, t3=60, t4=80); ∫ — согласно [8], знак суппорта термов ФП; u11, u12, u21, u22 — логические переменные, определяемые как
u11
=
⎧1 ⎩⎨0
для a < x ≤ b, в других случаях,
u21
=
⎧1 ⎨⎩0
для b < x ≤ c, в других случаях,
u12
=
⎧1 ⎨⎩0
для b < x ≤ c, в других случаях,
u22
=
⎧1 ⎩⎨0
для c < x ≤ d, в других случаях.
µ(x) 0,8 0,6 0,4 0,2 t1
0
t2 t3 x1 x2
20 40 60 Рис. 2
t4 80 x
Основными компонентами БВИ (рис. 3) являются микроконтроллер (МК) типа
PIC16F877 и схемы оперативно-запоминающих устройств (ОЗУ) RAM16K (КР537РУ8).
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
62 М. В. Бобырь, В. С. Титов
Для записи информации в ОЗУ со входа микроконтроллера RB1 необходимо установить вход ОЗУ в состояние логического нуля, т.е. W/R=0. Далее по шине адреса А[9...0] с выхода микроконтроллера RA1 на входы шины данных D[47…0] ОЗУ поступает первый сигнал (0000000000), а с выхода микроконтроллера RD1 на входы D[47…0] ОЗУ — цифры в диапазоне от 0 до 255, соответствующая значениям степеням истинности ФП [9], расположенным по оси ординат (см. рис. 2). Значения адресов, передаваемых по шине адреса, совпадают со значениями по оси абсцисс ФП. Процесс записи данных в ОЗУ продолжается до тех пор, пока всем ячейкам памяти не будут присвоены значения степеней истинности ФП.
От датчиков
RE0…3
Микроконтроллер (PIC 16F887)
RB1 RA1
RD1
А[9..0] DD1.1
А 0
RAM 16K
D 0
:: 97
а1
0/1 W/R
DD1.2
А 0
RAM 16K
D 0
:: 97
а2
0/1 W/R
D[47..0]
DD2.1
А 0
RAM 16K
D 0
:: 97
b1
0/1 W/R
DD2.2
А 0
RAM 16K
D 0
:: 97
b2
0/1 W/R
DD1.3
А 0
RAM 16K
D 0
:: 97
а3
0/1 W/R
DD2.3
А 0
RAM 16K
D 0
:: 97
b3
0/1 W/R
Рис. 3
Блок определения степеней истинности используется для хранения нечетких логических правил управления вида
ЕСЛИ [условие 1] И [условие 2], ТО [заключение], где [условие n] — предпосылки нечеткого логического вывода; [заключение] — выход нечеткого логического вывода.
Нечеткая логическая операция „И“ реализуется как нахождение минимума (рис. 4) с по-
мощью компараторов К555СП1 (DD3.1÷3.2) и буферов данных BD, выполненных на схемах
К555АП5 (DD4.1÷4.2). Для передачи входных 8-разрядных сигналов а1 и b1 на компараторы их необходимо разбить по 4 разряда. Для этого на входы компаратора DD3.1 А1…А8 и B1…B8 передаются старшие разряды сигналов а1[7…4] и b1[31…28] соответственно. А на входы второго компаратора DD3.2 А1…А8 и B1…B8 — младшие разряды сигналов а1[3…0] и b1[27…24] соответственно.
В зависимости от результата операции сравнения на шину с1[7…0] будет приходить сигнал а1 или b1, значение которого минимально. Если сигнал а1 окажется меньше b1, то на выход „>
= <
К555СП1
= <
b1[27..24]
B1 B2 B4 B8
>>
= <
К555СП1
= <
0 1
DD4.1
а1[7…4] E1 D1
BD
Z1
00
11
22
33
E2 Z2
D2
00
11
22
3 К555АП5 3 b1[31…28] DD4.2
E1
а1[3…0]
D1 0
BD
Z1 0
11
22
33
c1[7…0]
E2 Z2
b1[27…24]
D2 0
0
11
22
3 К555АП5 3
Рис. 4
Блок матрицы нечетких отношений формирует уровни отсечения термов ФП выходной
переменной [3]. Принцип работы данного блока следующий (рис. 5). В соответствии с матри-
цей нечетких отношений сигнал d1=c1 хранится в буферной схеме DD6.1, а d5=c9 — в DD6.9. Буферные схемы DD6.1 и DD6.9 выполнены на цифровых логических элементах К555АП5.
Для нахождения максимума max(c8, c6) используются связки 4-разрядных компараторов DD5.1 и DD5.2 и 4-разрядных буферных схем DD6.2 и DD6.3. Причем в DD6.2 хранятся старшие
разряды d2[15…12], а в DD6.3 — младшие d2[11…8]. Буферные схемы DD6.2 и DD6.3 выполнены на цифровых логических элементах К555АП5, а компараторы DD5.1 и DD5.2 — на элементах
К555СП1. На компаратор DD5.1 для сравнения поступают старшие разряды с8 и с6, а на DD5.2 — младшие с8 и с6. Если сигнал с6 окажется больше с8, то на выходе „> == < К555СП1 <
DD5.1
с9[70…63]
с8[58…55] с6[42…39]
A == B >> == < К555СП1 <
DD5.2
A1 B1 .. .. .. .. A8 К555АП6 B8
DD6.2 E1 BD Z1 D1 A1 A
E2 Z2 D2 B1 К555АП5 B
DD6.3 E1 BD Z1 D1 A1 A
d1[7…0] ШD[39…0]
d2[15…12]
d2[11…8]
E2 Z2 D2 B1 К555АП5 B
с7[50…47]
DD6.4 E BD
с7[54…47]
с5[34…31]
T
с5[38…31] с7[54…51]
с5[38…35]
+5V
A == B
>> ==
DD5.4
DD5.9
A ==
&
B
> > z1 = = DD5.10
A1 B1 .. .. .. .. A8 К555АП6 B8
DD6.5
< К555СП1 < DD5.3
< К555СП1 < z2 «1» & «0» E
с5[34…31]
T
BD
с5[38…31]
с3[19…16]
A1 B1
с3[23…16] с5[38…35]
с3[23…20]
+5V
A ==
A ==
BB
> > > > z3 «1»
= = = = DD5.11
< К555СП1 < DD5.5
< К555СП1 DD5.6
<
z4
&
z1 И z3 → max c7
.. .. .. .. A8 К555АП6 B8
DD6.6
E BD T
A1 B1 .. ..
z2 И z3 → max c5
.. ..
z2 И z4 → max c3
A8 К555АП6 B8
d3[23…16]
с4[31…24] с2[15…8]
с4[31…28] с2[15…12]
+5V
A == B
>> == < К555СП1 <
DD5.7
с4[27…24] с2[11…8]
A == B
>> == < К555СП1 <
DD5.8
DD6.7 E1 BD Z1 D1 A1 A
E2 Z2 D2 B1 К555АП5 B
DD6.8 E1 BD Z1 D1 A1 A
E2 Z2 D2 B1 К555АП5 B
DD6.9
E BD T
с1[7…0]
A1 B1 .. .. .. ..
A8 К555АП6 B8
d4[31…28] d4[27…24] d5[39…32]
Рис. 5
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
Проектирование адаптивной нечетко-логической системы управления. Часть I
65
Заключение. В первой части статьи рассмотрена структурно-функциональная схема адаптивной системы управления исполнительными механизмами оборудования с ЧПУ. Также рассмотрены элементные блоки, входящие в ее состав, и принцип их работы. Во второй части статьи будут детально рассмотрены блоки ввода выходной переменной, усечения термов выходной переменной, объединения усеченных термов выходной переменной, дефаззификации.
Работа выполнена в рамках гранта Президента РФ МК-277.2012.8 и ФЦП, государственный контракт № 14.740.11.1003.
СПИСОК ЛИТЕРАТУРЫ
1. Афанасьев М. Я., Филиппов А. Н. Применение методов нечеткой логики в автоматизированных системах технологической подготовки производства // Изв. вузов. Приборостроение. 2010. Т. 53, № 6. С. 38—42.
2. Бобырь М. В., Титов В. С., Анциферов А. В. Алгоритм высокоскоростной обработки деталей на основе нечеткой логики // Мехатроника, Автоматизация, Управление. 2012. № 6. С. 21—26.
3. Бобырь М. В., Титов В. С., Червяков Л. М. Адаптация сложных систем управления с учетом прогнозирования возможных состояний // Автоматизация и современные технологии. 2012. № 5. С. 3—10.
4. Бобырь М. В., Титов В. С. Интеллектуальная система управления температурными деформациями при резании // Автоматизация и современные технологии. 2011. № 5. С. 3—7.
5. Бобырь М. В. Диагностика оборудования с ЧПУ методами нечеткой логики // Промышленные АСУ и контроллеры. 2010. № 1. С. 18—20.
6. Титов В. С., Бобырь М. В., Милостная Н. А. Автоматическая компенсация тепловых деформаций шпиндельных узлов прецизионного оборудования с ЧПУ // Промышленные АСУ и контроллеры. 2006. № 11. С. 31—35.
7. Пегат А. Нечеткое моделирование и управление. М.: ИУИТ; БИНОМ, Лаборатория знаний, 2012. 798 с.
8. Заде Л. Понятие лингвистической переменной и его применение к принятию приближенных решений. М.: Мир, 1976. 165 с.
9. Заде Л. Основы нового подхода к анализу сложных систем и процессов принятий решений // Математика сегодня. М.: Знание, 1974. С. 5—49.
Максим Владимирович Бобырь Виталий Семенович Титов
Сведения об авторах — канд. техн. наук, доцент; Юго-Западный государственный университет,
кафедра вычислительной техники, Курск; E-mail: fregat_mn@rambler.ru — д-р техн. наук, профессор; Юго-Западный государственный универси-
тет, кафедра вычислительной техники, Курск; заведующий кафедрой; E-mail: titov-kstu@rambler.ru
Рекомендована Юго-Западным государственным университетом
Поступила в редакцию 18.02.13 г.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
УДК 621:658.011.56
М. В. БОБЫРЬ, В. С. ТИТОВ
ПРОЕКТИРОВАНИЕ АДАПТИВНОЙ НЕЧЕТКО-ЛОГИЧЕСКОЙ СИСТЕМЫ УПРАВЛЕНИЯ.
ЧАСТЬ I
Рассмотрены этапы проектирования адаптивной нечетко-логической системы управления. Приведены структурные схемы адаптивной системы и составляющих ее блоков, позволяющие оценить принцип работы системы.
Ключевые слова: нечеткая логика, нечеткий логический вывод, системы управления, адаптация.
Введение. Сокращение экспорта современного отечественного станкостроительного оборудования связанно с использованием в его структуре комплектующих, которые не позволяют изготавливать детали с точностью 1—5 мкм при одновременном снижении их себестоимости. Достижение таких характеристик невозможно без совершенствования несущей конструкции как самого металлорежущего оборудования, так и систем управления процессом механической обработки изделий (МОИ).
Современный уровень требований, предъявляемых к качеству выпускаемых изделий, определяет необходимость разработки высокоточного оборудования с ЧПУ нового поколения, сочетающего новейшие методы и средства автоматизированного контроля и управления с применением компьютерных способов обработки измерительной информации о ходе технологического процесса (ТП). При этом основным требованием, предъявляемым к такому классу оборудования, является учет неполноты, недостоверности информации о количественных величинах входных и выходных характеристик ТП МОИ при возмущающих воздействиях. Перспективным базисом, позволяющим учесть вышеуказанные требования, является аппарат нечеткой логики [1].
Структурно-функциональная схема адаптивной нечетко-логической системы управления. В ходе проводимых исследований по гранту Президента МК-277.2012.8 была разработана адаптивная нечетко-логическая система управления, которая позволяет повысить точность механической обработки изделий и ускорить принятие управляющих решений при наличии внешних факторов. На рис. 1 приведена ее структурная схема (ИМ — исполнительные механизмы оборудования с ЧПУ; БВИ — блок ввода информации; БОСИ — блок определения степеней истинности; БМНО — блок матрицы нечетких отношений; БВВП — блок ввода выходной переменной; БУТВП — блок усечения термов выходной переменной; БОУТВП — блок объединения усеченных термов выходной переменной; БД — блок дефаззификации). В работах [2—4] подробно рассмотрены методы и алгоритмы, поясняющие принципы работы адаптивной системы управления. Использова-
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
Проектирование адаптивной нечетко-логической системы управления. Часть I
61
нию этой системы с целью управления исполнительными механизмами оборудования с ЧПУ посвящены статьи [5, 6].
Сенсоры системы активного контроля оборудования с ЧПУ
Внешние факторы X
Технологический процесс механической
обработки изделий
ИМ
Схема управления двигателем
RE0…RE5 RA RB1 RD
А[9…0]
D[7…0] a[23…0]
БВИ
b[23…0]
БОСИ
Микроконтроллер
RC1…RC5
Y2[39…0]
БВВП
БОУТВП БУТВП E[39…0]
Σ1 Σ2 БД
C[70…0]
БМНО
Устройство управления
D1[39…0]
Рис. 1
Элементные блоки адаптивной системы управления. Блок ввода информации предназначен для хранения данных о входных переменных в виде параметризованной функции принадлежности (ФП) [7]
∑ ∫ ∫µ(x)
=
s i=1
xi
=
⎪⎧⎨u11t2 ⎩⎪ t1
⎛ ⎜ ⎝
xi t2
− t1 − t1
⎞ ⎟ ⎠
/
x1
+
u12
t3
⎛ ⎜
t2 ⎝
t3 t3
− xi − t2
⎞ ⎟
/
⎠
x1
⎪⎫ ⎬
+
⎭⎪
∫ ∫+
⎧⎪⎨u21t3 ⎪⎩ t2
⎛ ⎜ ⎝
xi t3
− t2 − t2
⎞ ⎟ ⎠
/
x2
+
t4
u22
t3
⎛ ⎜ ⎝
t4 t4
− −
xi t3
⎞ ⎟ ⎠
/
x2
⎫⎪ ⎬
,
⎭⎪
где Σ — знак операции объединения предпосылок правил [8]; xi — термы параметризованной
ФП, i=1,…,s — количество термов; t1, t2, t3, t4 — параметры треугольной ФП (рис. 2, t1=10,
t2=30, t3=60, t4=80); ∫ — согласно [8], знак суппорта термов ФП; u11, u12, u21, u22 — логические переменные, определяемые как
u11
=
⎧1 ⎩⎨0
для a < x ≤ b, в других случаях,
u21
=
⎧1 ⎨⎩0
для b < x ≤ c, в других случаях,
u12
=
⎧1 ⎨⎩0
для b < x ≤ c, в других случаях,
u22
=
⎧1 ⎩⎨0
для c < x ≤ d, в других случаях.
µ(x) 0,8 0,6 0,4 0,2 t1
0
t2 t3 x1 x2
20 40 60 Рис. 2
t4 80 x
Основными компонентами БВИ (рис. 3) являются микроконтроллер (МК) типа
PIC16F877 и схемы оперативно-запоминающих устройств (ОЗУ) RAM16K (КР537РУ8).
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
62 М. В. Бобырь, В. С. Титов
Для записи информации в ОЗУ со входа микроконтроллера RB1 необходимо установить вход ОЗУ в состояние логического нуля, т.е. W/R=0. Далее по шине адреса А[9...0] с выхода микроконтроллера RA1 на входы шины данных D[47…0] ОЗУ поступает первый сигнал (0000000000), а с выхода микроконтроллера RD1 на входы D[47…0] ОЗУ — цифры в диапазоне от 0 до 255, соответствующая значениям степеням истинности ФП [9], расположенным по оси ординат (см. рис. 2). Значения адресов, передаваемых по шине адреса, совпадают со значениями по оси абсцисс ФП. Процесс записи данных в ОЗУ продолжается до тех пор, пока всем ячейкам памяти не будут присвоены значения степеней истинности ФП.
От датчиков
RE0…3
Микроконтроллер (PIC 16F887)
RB1 RA1
RD1
А[9..0] DD1.1
А 0
RAM 16K
D 0
:: 97
а1
0/1 W/R
DD1.2
А 0
RAM 16K
D 0
:: 97
а2
0/1 W/R
D[47..0]
DD2.1
А 0
RAM 16K
D 0
:: 97
b1
0/1 W/R
DD2.2
А 0
RAM 16K
D 0
:: 97
b2
0/1 W/R
DD1.3
А 0
RAM 16K
D 0
:: 97
а3
0/1 W/R
DD2.3
А 0
RAM 16K
D 0
:: 97
b3
0/1 W/R
Рис. 3
Блок определения степеней истинности используется для хранения нечетких логических правил управления вида
ЕСЛИ [условие 1] И [условие 2], ТО [заключение], где [условие n] — предпосылки нечеткого логического вывода; [заключение] — выход нечеткого логического вывода.
Нечеткая логическая операция „И“ реализуется как нахождение минимума (рис. 4) с по-
мощью компараторов К555СП1 (DD3.1÷3.2) и буферов данных BD, выполненных на схемах
К555АП5 (DD4.1÷4.2). Для передачи входных 8-разрядных сигналов а1 и b1 на компараторы их необходимо разбить по 4 разряда. Для этого на входы компаратора DD3.1 А1…А8 и B1…B8 передаются старшие разряды сигналов а1[7…4] и b1[31…28] соответственно. А на входы второго компаратора DD3.2 А1…А8 и B1…B8 — младшие разряды сигналов а1[3…0] и b1[27…24] соответственно.
В зависимости от результата операции сравнения на шину с1[7…0] будет приходить сигнал а1 или b1, значение которого минимально. Если сигнал а1 окажется меньше b1, то на выход „>
= <
К555СП1
= <
b1[27..24]
B1 B2 B4 B8
>>
= <
К555СП1
= <
0 1
DD4.1
а1[7…4] E1 D1
BD
Z1
00
11
22
33
E2 Z2
D2
00
11
22
3 К555АП5 3 b1[31…28] DD4.2
E1
а1[3…0]
D1 0
BD
Z1 0
11
22
33
c1[7…0]
E2 Z2
b1[27…24]
D2 0
0
11
22
3 К555АП5 3
Рис. 4
Блок матрицы нечетких отношений формирует уровни отсечения термов ФП выходной
переменной [3]. Принцип работы данного блока следующий (рис. 5). В соответствии с матри-
цей нечетких отношений сигнал d1=c1 хранится в буферной схеме DD6.1, а d5=c9 — в DD6.9. Буферные схемы DD6.1 и DD6.9 выполнены на цифровых логических элементах К555АП5.
Для нахождения максимума max(c8, c6) используются связки 4-разрядных компараторов DD5.1 и DD5.2 и 4-разрядных буферных схем DD6.2 и DD6.3. Причем в DD6.2 хранятся старшие
разряды d2[15…12], а в DD6.3 — младшие d2[11…8]. Буферные схемы DD6.2 и DD6.3 выполнены на цифровых логических элементах К555АП5, а компараторы DD5.1 и DD5.2 — на элементах
К555СП1. На компаратор DD5.1 для сравнения поступают старшие разряды с8 и с6, а на DD5.2 — младшие с8 и с6. Если сигнал с6 окажется больше с8, то на выходе „> == < К555СП1 <
DD5.1
с9[70…63]
с8[58…55] с6[42…39]
A == B >> == < К555СП1 <
DD5.2
A1 B1 .. .. .. .. A8 К555АП6 B8
DD6.2 E1 BD Z1 D1 A1 A
E2 Z2 D2 B1 К555АП5 B
DD6.3 E1 BD Z1 D1 A1 A
d1[7…0] ШD[39…0]
d2[15…12]
d2[11…8]
E2 Z2 D2 B1 К555АП5 B
с7[50…47]
DD6.4 E BD
с7[54…47]
с5[34…31]
T
с5[38…31] с7[54…51]
с5[38…35]
+5V
A == B
>> ==
DD5.4
DD5.9
A ==
&
B
> > z1 = = DD5.10
A1 B1 .. .. .. .. A8 К555АП6 B8
DD6.5
< К555СП1 < DD5.3
< К555СП1 < z2 «1» & «0» E
с5[34…31]
T
BD
с5[38…31]
с3[19…16]
A1 B1
с3[23…16] с5[38…35]
с3[23…20]
+5V
A ==
A ==
BB
> > > > z3 «1»
= = = = DD5.11
< К555СП1 < DD5.5
< К555СП1 DD5.6
<
z4
&
z1 И z3 → max c7
.. .. .. .. A8 К555АП6 B8
DD6.6
E BD T
A1 B1 .. ..
z2 И z3 → max c5
.. ..
z2 И z4 → max c3
A8 К555АП6 B8
d3[23…16]
с4[31…24] с2[15…8]
с4[31…28] с2[15…12]
+5V
A == B
>> == < К555СП1 <
DD5.7
с4[27…24] с2[11…8]
A == B
>> == < К555СП1 <
DD5.8
DD6.7 E1 BD Z1 D1 A1 A
E2 Z2 D2 B1 К555АП5 B
DD6.8 E1 BD Z1 D1 A1 A
E2 Z2 D2 B1 К555АП5 B
DD6.9
E BD T
с1[7…0]
A1 B1 .. .. .. ..
A8 К555АП6 B8
d4[31…28] d4[27…24] d5[39…32]
Рис. 5
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6
Проектирование адаптивной нечетко-логической системы управления. Часть I
65
Заключение. В первой части статьи рассмотрена структурно-функциональная схема адаптивной системы управления исполнительными механизмами оборудования с ЧПУ. Также рассмотрены элементные блоки, входящие в ее состав, и принцип их работы. Во второй части статьи будут детально рассмотрены блоки ввода выходной переменной, усечения термов выходной переменной, объединения усеченных термов выходной переменной, дефаззификации.
Работа выполнена в рамках гранта Президента РФ МК-277.2012.8 и ФЦП, государственный контракт № 14.740.11.1003.
СПИСОК ЛИТЕРАТУРЫ
1. Афанасьев М. Я., Филиппов А. Н. Применение методов нечеткой логики в автоматизированных системах технологической подготовки производства // Изв. вузов. Приборостроение. 2010. Т. 53, № 6. С. 38—42.
2. Бобырь М. В., Титов В. С., Анциферов А. В. Алгоритм высокоскоростной обработки деталей на основе нечеткой логики // Мехатроника, Автоматизация, Управление. 2012. № 6. С. 21—26.
3. Бобырь М. В., Титов В. С., Червяков Л. М. Адаптация сложных систем управления с учетом прогнозирования возможных состояний // Автоматизация и современные технологии. 2012. № 5. С. 3—10.
4. Бобырь М. В., Титов В. С. Интеллектуальная система управления температурными деформациями при резании // Автоматизация и современные технологии. 2011. № 5. С. 3—7.
5. Бобырь М. В. Диагностика оборудования с ЧПУ методами нечеткой логики // Промышленные АСУ и контроллеры. 2010. № 1. С. 18—20.
6. Титов В. С., Бобырь М. В., Милостная Н. А. Автоматическая компенсация тепловых деформаций шпиндельных узлов прецизионного оборудования с ЧПУ // Промышленные АСУ и контроллеры. 2006. № 11. С. 31—35.
7. Пегат А. Нечеткое моделирование и управление. М.: ИУИТ; БИНОМ, Лаборатория знаний, 2012. 798 с.
8. Заде Л. Понятие лингвистической переменной и его применение к принятию приближенных решений. М.: Мир, 1976. 165 с.
9. Заде Л. Основы нового подхода к анализу сложных систем и процессов принятий решений // Математика сегодня. М.: Знание, 1974. С. 5—49.
Максим Владимирович Бобырь Виталий Семенович Титов
Сведения об авторах — канд. техн. наук, доцент; Юго-Западный государственный университет,
кафедра вычислительной техники, Курск; E-mail: fregat_mn@rambler.ru — д-р техн. наук, профессор; Юго-Западный государственный универси-
тет, кафедра вычислительной техники, Курск; заведующий кафедрой; E-mail: titov-kstu@rambler.ru
Рекомендована Юго-Западным государственным университетом
Поступила в редакцию 18.02.13 г.
ИЗВ. ВУЗОВ. ПРИБОРОСТРОЕНИЕ. 2013. Т. 56, № 6